Berkeley BOOM 微架構互動分析

BOOM 分析器

首頁 互動管線 關鍵組件 效能探索

Berkeley BOOM 微架構

一個互動式的指南，帶您深入了解 Berkeley Out-of-Order Machine (BOOM) 的設計，這是一款基於 RISC-V 的開源、可參數化、高效能亂序執行處理器。

🚀 亂序執行 (OoO)

BOOM 的核心特性。允許指令在相依性允許的情況下，不依照程式順序執行，以最大化並行性並隱藏延遲。

🛠️ 可參數化設計

使用 Chisel HDL 編寫，BOOM 允許研究人員輕鬆調整管線寬度、佇列大小、功能單元數量等，以探索設計空間。

🌍 開源 RISC-V

基於開放的 RISC-V 指令集架構，BOOM 是學術界和工業界研究下一代處理器架構的重要平台。

BOOM 互動管線

BOOM 採用一個複雜的深度管線來實現亂序執行。點擊下方的任何一個階段，以深入了解其在管線中的角色和功能。

1. 擷取 (Fetch)

→

2. 解碼 (Decode)

→

3. 重新命名 (Rename)

→

4. 分派 (Dispatch)

→

5. 發布 (Issue)

→

6. 執行 (Execute)

→

7. 寫回 (Writeback)

→

8. 提交 (Commit)

1. 擷取 (Fetch)

此階段負責從指令快取 (I-Cache) 中讀取指令。它包含一個複雜的分支預測單元 (BPU)，如 TAGE，以猜測分支指令的走向，確保管線能持續填滿。擷取到的指令會被放入擷取緩衝區。

2. 解碼 (Decode)

解碼階段將擷取到的 RISC-V 指令轉換為更小的、固定格式的微指令 (micro-ops, uops)。這簡化了後續亂序執行的複雜度。

3. 重新命名 (Rename)

亂序執行的核心。此階段消除「假性相依」（Write-After-Read, Write-After-Write）。它將架構暫存器（如 x1, x2）對應到一個更大的實體暫存器檔案 (Physical Register File) 中的暫存器。微指令會從 "Free List" 取得一個新的實體暫存器作為其目標，並從重新命名對應表 (Rename Map Table) 讀取其來源運算元的實體暫存器。

4. 分派 (Dispatch)

重新命名後的微指令被「分派」到一個或多個發布佇列 (Issue Queues) 中。同時，它們也會在重新排序緩衝區 (Reorder Buffer, ROB) 中被分配一個條目。

5. 發布 (Issue)

微指令在發布佇列 (或稱保留站, Reservation Stations) 中等待，直到它們的所有來源運算元都準備就緒（即已被先前的指令計算出來並寫回）。一旦就緒，發布邏輯會選擇一條微指令並將其「發布」到對應的執行單元。

6. 執行 (Execute)

微指令在功能單元（Functional Units, FUs）中執行，例如整數 ALU、浮點數單元 (FPU) 或載入/儲存單元 (LSU)。此階段可能會花費多個週期（例如，浮點數除法）。

7. 寫回 (Writeback)

執行完成後，結果會被寫回到實體暫存器檔案 (Physical Register File)。同時，這個結果會被廣播到所有正在發布佇列中等待此結果的微指令，喚醒它們。

8. 提交 (Commit)

為了維持程式的正確順序和精確例外，指令必須「依序提交」。重新排序緩衝區 (ROB) 會追蹤所有飛行中 (in-flight) 的指令。只有當一條指令到達 ROB 的頭部且已執行完畢並無例外時，它才能被提交。此時，其結果才會正式成為架構狀態的一部分，並且其先前佔用的資源（如舊的實體暫存器）會被釋放回 "Free List"。

亂序執行的關鍵組件

BOOM 的亂序執行能力依賴於幾個複雜的硬體結構。點擊下方的組件以了解它們各自扮演的關鍵角色。

📦 重新排序緩衝區 (ROB)

追蹤所有飛行中的指令，確保它們依序提交，並處理例外和分支預測錯誤。

⏳ 發布佇列 (IQ) / 保留站 (RS)

存放已分派但尚未執行的指令，等待其運算元準備就緒後再發布到執行單元。

📋 實體暫存器檔案 (PRF)

一個大型的暫存器檔案，存放所有已重新命名的暫存器值，是暫存器重新命名的核心。

💾 載入/儲存單元 (LSU)

負責處理所有記憶體存取。它必須處理亂序的載入和儲存，同時確保記憶體一致性。

📦 重新排序緩衝區 (ROB)

ROB 是一個環形緩衝區，是確保依序提交 (in-order commit) 的關鍵。當指令被分派時，它會在 ROB 中獲得一個條目。ROB 會依程式順序追蹤指令的狀態（例如：是否執行完畢、是否有例外）。只有當指令位於 ROB 的頭部（即最舊的未提交指令）並且已完成執行時，它才能被提交。如果發生分支預測錯誤或例外，ROB 會協助清空管線中在錯誤指令之後的所有指令，並恢復到正確的狀態。

⏳ 發布佇列 (IQ) / 保留站 (RS)

發布佇列是亂序執行的 "等待室"。重新命名後的微指令會進入 IQ，並監控它們的來源運算元是否已準備就緒。當一個微指令的所有運算元都可用時（通常是透過寫回階段的廣播），它就會被標記為 "ready"。發布邏輯 (Issue Logic) 會從所有 "ready" 的微指令中選擇一條（或多條，根據管線寬度）發送到對應的執行單元。BOOM 採用統一的發布佇列，但也可以被配置為分散的保留站。

📋 實體暫存器檔案 (PRF)

在 BOOM 中，實體暫存器檔案 (PRF) 取代了傳統的架構暫存器檔案 (ARF)。PRF 遠大於 ARF（例如，32 個架構暫存器對應到 100 多個實體暫存器）。重新命名階段將架構暫存器對應到 PRF 中的條目。這允許管線同時處理多個版本的 "同一個" 架構暫存器（例如，多個正在計算 x1 值的指令），從而解除了假性相依。

💾 載入/儲存單元 (LSU)

LSU 可能是亂序處理器中最複雜的部分。它包含一個載入佇列 (Load Queue, LDQ) 和一個儲存佇列 (Store Queue, STQ)。它必須能夠：1) 亂序執行載入和儲存；2) 偵測並處理記憶體相依性（例如，載入必須等待先前到同一地址的儲存完成）；3) 處理快取未命中和分頁錯誤；4) 確保儲存指令只有在提交時才會真正寫入記憶體。

效能與配置探索

BOOM 的最大優勢之一是其可參數化性。不同的配置（例如，管線寬度、ROB大小）會對效能 (IPC) 和晶片面積（資源使用）產生重大影響。選擇一個配置來觀察這些權衡。

效能比較 (IPC)

中型配置在 CoreMark 和 SPECint 上提供了均衡的效能。

相對資源使用 (晶片面積)

中型配置在發布/重新命名和執行單元之間有著平衡的資源分配。

這是一個基於 Berkeley BOOM 公開研究的互動式學習工具。